【時報記者林資傑台北報導】晶圓代工廠聯電(2303)與EDA大廠益華電腦（Cadence）今（1）日共同宣布，以Cadence Integrity 3D-IC平台為核心的3D-IC混合鍵合（hybrid-bonding）參考流程，已通過聯電晶片堆疊技術認證，助力產業加快產品上市時間。

Cadence的Integrity 3D-IC平台為業界首創的全面3D-IC解決方案，可將系統規畫、晶片與封裝實現及系統分析整合在單一平台上。聯電的混合鍵合解決方案已準備就緒，可整合廣泛、跨製程技術，支援邊緣人工智慧（AI）、影像處理和無線通訊等終端應用的開發。

聯電表示，此次雙方在晶圓對晶圓堆疊技術上的合作，採用聯電40奈米低功耗（40LP）製程，以Cadence Integrity 3D-IC平台驗證該設計流程中的關鍵3D-IC功能，包括創建系統規畫和智能凸塊（bump）。

此參考流程以Cadence Integrity 3D-IC平台為核心，建立在高容量、多技術分層的資料庫上，針對完整3D設計專案，可將設計規畫、實現和系統分析統整在一個管理平台中，設計初期即可針對3D堆疊中的多個小晶片一併進行熱完整性、功耗和靜態時序設計和分析。

同時，參考流程還支持系統層級、針對連接精確度的布局驗證（LVS）檢查、針對覆蓋占比和對齊度檢查的電氣規則檢查（ERC），以及針對3D堆疊晶片設計結構中熱分布的熱分析。

聯電元件技術開發及設計支援副總經理鄭子銘表示，成本效益和設計可靠度提升是聯電混合鍵合技術的2大主軸，也是此次與Cadence合作創造的成果與優勢，未來將可讓共同客戶享受3D設計架構帶來的優勢，同時大幅減省設計整合所需時間。

Cadence數位與簽核事業群研發副總裁Don Chan表示，Cadence 3D-IC設計流程及Integrity 3D-IC平台已經最佳化，結合聯電的混合鍵合技術，為客戶提供全面的設計、驗證和實現解決方案，讓客戶能自信創建和驗證創新的3D-IC設計，同時加快上市時間。

#聯電 #Cadence #3D-IC