【時報記者王逸芯台北報導】愛普*(6531)今(20)日宣布正式加入UCIe(Universal Chiplet Interconnect Express)產業聯盟。做為台灣IC設計商中首批加入UCIe產業聯盟之企業,愛普*將積極參與UCIe產業聯盟,與其他成員共同致力於UCIe 1.0版本規範和新一代UCIe技術標準的研究與應用,一同創建更健全的chiplet生態系。

UCIe又稱小晶片互連產業聯盟,是由半導體產業中之領先廠商組成,包括國際大廠如Google Cloud、英特爾、Meta、微軟、AMD、高通、三星,及台灣廠商如台積電(2330)及日月光(3711)。此十家企業於2022年3月共同成立UCIe,期能將小晶片互連技術標準化。目前聯盟已建立了UCIe 1.0標準,並預計以此促成chiplet介面規範的標準化,以形成基礎架構供各種晶片互連。做為一種開放的互連規範,業界預期UCIe能促成膠水晶片生態系的建構,使chiplet能在封裝層級實現普遍互聯和開放之生態系統,讓業界突破摩爾定律的限制。

愛普*AI事業部副總劉景宏表示,愛普*一直積極拓展新的終端應用市場,尤其正打造AI事業部之應用生態系。邊緣運算、高速運算及人工智慧等各類應用場景,都使得chiplet的應用提升、一併帶動與其相關之客製化記憶體解決方案之整合。

近年來數位轉型、5G、HPC、物聯網等需求及應用,帶動了對半導體晶片的需求、加速了半導體新技術的進程。人工智慧及高效能運算(AI/HPC)等應用之快速成長,更使得半導體製程對封裝的要求愈來愈高。在此背景下,新一代異質晶片設計架構,如小晶片(chiplet)、異質整合與相關之先進封裝技術,逐漸成為在業界中竄起之新領域。愛普*的全新DRAM介面的異質整合高頻寬記憶體,亦即愛普*之VHM(Very High-Bandwidth Memory)技術,已於2021年成功量產。愛普*提供的VHM產品,包含了客製化DRAM設計及DRAM與邏輯晶片之整合介面VHMLInK。藉由3D堆疊封裝的異質整合技術,愛普*的VHM技術可支援小晶片設計架構。透過WoW(Wafer-on-wafer)技術,愛普*以先進封裝技術將邏輯運算核心與記憶體整合為單一晶片,提供業界優異之記憶體解決方案。

愛普*AI事業部副總劉景宏表示,愛普*一直積極拓展新的終端應用市場,尤其正打造AI事業部之應用生態系。邊緣運算、高速運算及人工智慧等各類應用場景,都使得chiplet的應用提升、一併帶動與其相關之客製化記憶體解決方案之整合。

#愛普 #台積電 #日月光投控